集成电路可测性设计中网表的解析与实现
100 积分
50
评分
4.6 积分- 详情
- 2021-04-27
- 简介
pdf
- 121KB
- 页数 4P
- 阅读 89
- 下载 24
本文介绍了集成电路可测性设计项目中针对Cadence网表文件进行解析,提取待测元件之间管脚连线的方法和过程。首先分析网表文件结构,接着详细说明如何过滤网表文件中的无用信息,析取出与待测元件相关的网络节点定义,最后再从析取出的网络节点定义中提取待测元件的引脚连线信息并按照指定的文件格式输出。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
集成电路可测性设计中网表的解析与实现 121KB
ASIC集成电路的可测性设计与技术实现 807KB
《集成电路测试与可测性设计》的教学探索 308KB
弹性分组环专用集成电路的可测性设计 330KB
基于边界扫描技术的集成电路可测性设计 629KB
集成电路可制造性设计中器件参数的提取 275KB
大规模集成电路与系统芯片的可测性设计 94KB
集成电路可制造性工程与设计方法学 255KB
基于抗静电设计的集成电路可靠性技术研究 2.8MB
超大规模集成电路的可制造性设计 770KB