基于时序电路的移位相加型8位硬件乘法器设计
- 详情
- 2021-04-27
- 简介
- 297KB
- 页数 2P
- 阅读 107
- 下载 25
由八位加法器构成的以时序逻辑方式设计的八位乘法器,具有一定的实用价值,而且由FPGA构成实验系统后,可以很容易的用ASIC大型集成芯片来完成,性价比高,可操作性强。
对不起,您暂无在线预览权限,如需浏览请
立即登录热门商品
相关推荐
基于时序电路的移位相加型8位硬件乘法器设计 297KB
一种开关移位式32位乘法器的设计 748KB
基于模拟乘法器MC1496的调幅电路设计 923KB
指纹识别专用集成电路中乘法器模块的设计 998KB
触摸时序电路器件介绍 1.2MB
计算机中乘法器、多路选择器和分路器的设计策略 281KB
基于时分割乘法器的单相电子式多功能电能表设计 493KB
可伸缩双域Montgomery乘法器的优化设计与实现 423KB
基于FPGA的TDI-CCD时序电路设计 1.5MB