高速BCH编码译码器的设计
- 详情
- 2021-04-27
- 简介
- 1.0MB
- 页数 6P
- 阅读 69
- 下载 20
针对闪存(flash)因制造工艺的不断提高而导致其内部数据区随机错误不断增加的现象,设计并实现一种高速BCH编码译码器,通过BCH编码技术对flash中的随机错误进行纠错,以达到错误检测与纠错的目的。实验结果显示优化设计的BCH(4 224,4 096)编码译码器可以工作在25 MHz的工作频率下,其单页数据(512 Byte)的纠错能力从普遍的3 bit提高到15 bit,从而提高了flash数据存储与读取的可靠性。
对不起,您暂无在线预览权限,如需浏览请
立即登录热门商品
相关推荐
高速BCH编码译码器的设计 1.0MB
8位计数译码器的设计 95KB
LDPC码译码器通用模块的FPGA设计 145KB
EDA:4-16译码器电路的设计 358KB
4-16译码器的设计 748KB
数字电路——2-4译码器设计 1.2MB
Macha译码器的技术改造及检修程序的开发 398KB
LDPC译码器信道似然比信息存储模块优化设计 337KB
基于Alamouti码的4×4准正交STBC编码设计 144KB
哈夫曼树编码译码实验报告 207KB