一种基于时序逻辑电路的延时开关设计
100 积分
50
评分
4.3 积分- 详情
- 2021-04-28
- 简介
pdf
- 387KB
- 页数 3P
- 阅读 76
- 下载 22
时序逻辑电路设计是《数字电子技术》课程中一个难度大、综合性高的部分,它综合了组合逻辑电路和时序逻辑电路的内容。在进行状态机设计时,随着输入逻辑变量的增加,状态数目将呈指数倍急剧增加,这会使整个设计变得复杂且容易出错。以一个延时开关控制器的设计为例,提出了一种状态机输入变量简化的方法,降低了设计过程的复杂程度。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
一种基于时序逻辑电路的延时开关设计 387KB
基于时序图的异步时序逻辑电路的设计 185KB
延时开关设计 (2) 849KB
延时开关设计 544KB
数字电路第5章时序逻辑电路 6.5MB
5-3同步时序逻辑电路设计 4.0MB
基于可编程计数器的时序逻辑电路设计 1.0MB
基于时序图的异步时序逻辑电路的设计 185KB
基于89C51单片机的延时开关设计 360KB
触摸延时开关设计 278KB