异构多核处理器分支预测器研究与设计
100 积分
50
评分
4.6 积分- 详情
- 2021-04-28
- 简介
pdf
- 167KB
- 页数 5P
- 阅读 75
- 下载 23
为解决单核处理器时钟频率难以提高、处理器功耗逐渐增加等问题,文中提出了一种新型异构多核处理器的设计方案.该结构中增加了B-Cache结构和C-Core控制器,这种新型异构多核处理器避免了流水线因分支预测失误而flush,提高了整个处理器执行效率.
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
异构多核处理器分支预测器研究与设计 167KB
32位RISC微处理器中分支预测器的硬件实现 636KB
同时多线程处理器上的动态分支预测器设计方案研究 1.1MB
基于SC的多核处理器并行仿真机制的研究 276KB
嵌入式处理器中分支目标缓冲器的研究与设计 574KB
基于多核处理器的网络安全协议并行处理研究 1.3MB
一种低开销的复合神经网络分支预测器 626KB
可配置多核处理器的调试器模块化分层设计 450KB
4位处理器的设计 5.2MB