- 详情
- 2021-04-28
- 简介
pdf
- 97KB
- 页数 2P
- 阅读 111
- 下载 38
为了保持晶闸管的触发脉冲与主回路电源电压间严格的相位关系,提出了一种采用锁相环作为时钟信号源的基于可编程逻辑器(Complex Programmable Logic Device,简称CPLD)的晶闸管触发脉冲发生方案,可消除因量化引起的三相触发脉冲的不对称性并简化CPLD的编程。实验结果证明该触发方案可靠实用。
对不起,您暂无在线预览权限,如需浏览请
立即登录热门商品
相关推荐
由锁相器提供时钟信号的晶闸管触发方案 97KB
对晶闸管触发电路中同步信号的改进 430KB
数字BPM时钟锁相电路的设计与实现 2.9MB
双锁相法在脉冲强磁场弱信号测量中的应用 484KB
锁相放大器的设计 31KB
信号继电器触点接触电阻双锁相放大检测仪设计 182KB
故障电流限制器的晶闸管阀触发与监测系统 848KB
多通道锁相光纤束激光器 1.8MB
限流器晶闸管阀自触发保护动作电压阈值设计 621KB
串联晶闸管阀组触发电路设计 917KB