基于SC的多核处理器并行仿真机制的研究
100 积分
50
评分
4.7 积分- 详情
- 2021-09-10
- 简介
pdf
- 276KB
- 页数 未知
- 阅读 59
- 下载 26
针对SystemC(SC)原有串行仿真内核无法充分利用多核处理器的处理能力问题,提出了一种基本SC的多核处理器并行仿真方案.新方案充分利用多线程操作系统及线程池技术的并行处理能力,通过改进SC原有串行内核的线程调度方式,对其底层仿真过程进行改进,使改进后的SC能够更好地利用多核处理器的处理能力加速仿真模拟过程.此外,新方案还对原有SC仿真过程及框架进行了分层处理,从而简化了仿真系统内部的模块相互之间的连接及其数据传输,缩短了仿真系统的建模及处理时间,大幅提高系统的仿真效率.
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
基于SC的多核处理器并行仿真机制的研究 276KB
基于多核处理器的网络安全协议并行处理研究 1.3MB
基于FPGA和多DSP的多总线并行处理器设计 233KB
异构多核处理器分支预测器研究与设计 167KB
高性能并行FFT处理器的设计与实现 1.2MB
多并行处理器接收机设计与实现 910KB
单芯片多处理器系统任务并行处理设计 910KB
多态并行处理器中的SIMD控制器设计与实现 352KB
多态并行处理器中的线程管理器设计 466KB
并行设计和施工中错误的作用机制研究 273KB