基于FPGA和多DSP的多总线并行处理器设计
100 积分
50
评分
4.5 积分- 详情
- 2021-09-10
- 简介
pdf
- 233KB
- 页数 未知
- 阅读 104
- 下载 32
设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
基于FPGA和多DSP的多总线并行处理器设计 233KB
基于DSP和FPGA技术的多总线伺服控制模块设计 761KB
多并行处理器接收机设计与实现 910KB
基于FPGA的片内多址I~2C总线控制器设计 638KB
基于FPGA的流水线微处理器设计 243KB
基于DSP和FPGA的油田测井系统总线通信接口设计 776KB
基于DSP和FPGA的油田测井系统总线通信接口设计 198KB
多态并行处理器中的线程管理器设计 466KB
基于SC的多核处理器并行仿真机制的研究 276KB
基于FPGA的六级流水线MIPS处理器设计 204KB