LDPC码译码器通用模块的FPGA设计
100 积分
50
评分
4.5 积分- 详情
- 2021-09-20
- 简介
pdf
- 145KB
- 页数 2P
- 阅读 89
- 下载 23
在介绍LDPC（Low Density Parity Code）低密度校验码的基本迭代译码原理的基础上,针对FPGA技术,专门设计了译码器中通用的变量节点以及校验节点处理单元,其中分别包括全并行与全串行的实现方式。编译结果表明,这些模块可以实现高速的处理速度,以及占用合理的硬件资源。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
huanghui***
擅长:
市政 园林 给排水 暖通
- 4.6
服务
- 5
商品
- 169
人气
相关推荐
LDPC码译码器通用模块的FPGA设计 145KB
LDPC译码器信道似然比信息存储模块优化设计 337KB
EDA：4-16译码器电路的设计 358KB
8位计数译码器的设计 95KB
高速BCH编码译码器的设计 1.0MB
4-16译码器的设计 748KB
数字电路——2-4译码器设计 1.2MB
Macha译码器的技术改造及检修程序的开发 398KB
QC-LDPC码编码器的FPGA实现 221KB