尺寸及版图设计对集成电路差分放大器性能的影响
原价 ￥ 20.00
促销价 ￥ 1.00 评分 4.6
报错
- 详情
- 2021-03-23
- 简介
pdf
- 531KB
- 页数 5P
- 阅读 76
CMOS差分放大器是现代集成电路设计中一个非常重要的电路结构．由于CMOS差分放大器对其版图设计以及晶体管尺寸非常敏感，CMOS差分放大器设计是模拟电路设计的一个难题．本文利用PowerchipSemiconductorCorp的L110-N工艺实现了不同结构以及不同尺寸的CMOS差分放大器的电路图和版图设计，并利用HSPICE对这些设计进行了后仿真，得到了不同尺寸和版图结构下性能对比结果，对相关领域集成电路设计有很好的指导意义．
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
尺寸及版图设计对集成电路差分放大器性能的影响 531KB
尺寸及版图设计对集成电路差分放大器性能的影响 828KB
模拟电子线路第6章集成电路运算放大器 2.5MB
抽运功率配置对双向喇曼放大器性能的影响 535KB
BTL功率放大器典型电路设计 32KB
短学期--功率放大器电路图设计及Proteus仿真 679KB
D类放大器电路板布局指南 2.1MB
D类放大器电路板布局指南 1.8MB
功放电路、前置放大器电路图 88KB