地震数据采集中基于FPGA的多DDR SDRAM控制器设计
100 积分
50
评分
4.7 积分- 详情
- 2021-04-28
- 简介
pdf
- 3.0MB
- 页数 7P
- 阅读 78
- 下载 22
实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数据的接收、乒乓缓存、数据拼接及时序转道序功能.最终系统仿真和测试结果表明,该控制器能够在133MHz频率上稳定运行,达到了预期的设计目标.
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
wh***
擅长:
土建 给排水 暖通
- 4.6
服务
- 4
商品
- 207
人气
相关推荐
地震数据采集中基于FPGA的多DDR SDRAM控制器设计 3.0MB
高速数据采集系统中SDRAM控制器的设计 478KB
基于FPGA的以太网接口数据采集器设计分析 181KB
基于SEED-DEC扩展总线的多通道同步数据采集板设计 875KB
基于FPGA的多通道数据隔离采集电路设计 393KB
基于M-Bus的智能水表数据采集器的设计 713KB
基于通信的列车控制系统数据采集与解析软件的设计与实现 180KB
基于LabVIEW平台的数据采集系统的研究 1.2MB
光伏路灯控制器数据采集与传输功能的实现 194KB
基于FPGA的片内多址I~2C总线控制器设计 638KB