一种状态优化的I~2C总线主控制器的FPGA设计
100 积分
50
评分
4.3 积分- 详情
- 2021-04-28
- 简介
pdf
- 719KB
- 页数 4P
- 阅读 116
- 下载 36
I2C总线是一种简单的双向二线制串行通信总线。在此对传统的I2C总线控制器进行改进,对I2C总线读写状态进行了优化,该方法采用移位寄存器计数来控制状态转移,利用移位寄存器结构灵活的特点达到简化状态,优化状态机性能的目的。最后采用VerilogHDL语言的行为描述,并给出系统仿真波形,仿真结果表明,设计芯片的功耗大约降低10%,面积减少25%。所设计的总线接口良好,符合I2C通信标准,实现了I2C的总线的数据通信。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
一种状态优化的I~2C总线主控制器的FPGA设计 719KB
基于FPGA的I~2C总线控制器设计 426KB
一种基于FPGA的I~2C总线控制器的设计 202KB
一种HVDC非线性主控制器的设计 389KB
基于FPGA的片内多址I~2C总线控制器设计 638KB
基于FPGA的I2C总线主控器的设计与实现 482KB
一种基于飞腾处理器的VPX主控制器设计 144KB
I2C总线控制器的设计 13KB
电梯监制系统主控制器的设计 304KB