基于FPGA的雷达恒虚警模块的设计
100 积分
50
评分
4.6 积分- 详情
- 2021-04-28
- 简介
pdf
- 646KB
- 页数 4P
- 阅读 95
- 下载 21
恒虚警处理技术可以使雷达在保持较高发现概率的同时,降低虚警概率。为了提高机载雷达在杂波与噪声背景条件下发现目标的能力,针对复杂统计模型应用的局限性,提出了一种基于FPGA的恒虚警模块的设计思想,并在软件平台环境下,对设计方法的可行性进行了仿真验证。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
基于FPGA的雷达恒虚警模块的设计 646KB
基于FPGA的雷达模拟信号产生器设计 446KB
基于SoPC的雷达多功能接口模块的设计与实现 405KB
雷达信标源中频处理模块的设计与实现 662KB
某相控阵雷达射频功率监控模块设计 124KB
用于雷达T-R模块的双向放大器设计 340KB
舰载雷达环境下CFAR模块的设计与实现 446KB
基于CAN总线的雷达液位仪通信模块设计 555KB
基于CPLD和DSP的雷达信号数字采集接口模块设计 743KB
基于dsPIC30F控制器的雷达电源监控模块设计 412KB