实现FPGA高效动态可重配置的触发器电路
100 积分
50
评分
4.4 积分- 详情
- 2021-04-28
- 简介
pdf
- 1.2MB
- 页数 7P
- 阅读 100
- 下载 33
设计了一种在现场可编程逻辑阵列(FPGA)内可供配置的触发器电路结构.主要特点是:不需要浪费FPGA内组合逻辑的资源,就可以独立配置出56种全部常用类型的D触发器电路或锁存器电路;以FPGA在配置简单时序电路时增加50%面积的代价降低了配置为复杂时序电路时70%的延时和90%的面积.同时针对Xilinx Virtex系列FPGA动态重配置速度较慢的缺点,在触发器电路中加入了抓捕与写回电路;提出了通过硬件电路来实现重配置状态保存和写回的方法.与Xilinx Virtex器件完全用软件实现的方法相比,加快了FPGA动态重配置电路的速度.
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
实现FPGA高效动态可重配置的触发器电路 1.2MB
数字电路触发器详解 13.2MB
门电路和触发器 2.0MB
基本门电路及触发器 1.3MB
可重复触发单稳态触发器在检测电路中的应用 1.4MB
电容快放电型触发器的电路分析与设计 1.1MB
关于数字电路中触发器教学的几点思考 92KB
基于R-SET结构的逻辑门电路和触发器设计 491KB
基于扫描D触发器的可逆电路测试综合方法 534KB
基于电路定量理论的五值门电路和触发器设计 765KB