基于LVDS的高速数据交换引擎IP核设计
100 积分
50
评分
4.4 积分- 详情
- 2021-09-10
- 简介
pdf
- 541KB
- 页数 未知
- 阅读 92
- 下载 27
设计了一种基于LVDS的高速数据交换引擎IP核,并详细阐述了在FPGA上的实现原理和关键设计.该IP核能广泛适用于低速、高速FPGA中,测试结果表明,IP核的逻辑功能正确,可适应从spartan3A器件上时钟频率150MHz,300Mb/s数据传输速率(1位模式,4位模式下达到1.2Gb/s),到Virtex6器件上时钟频率500MHz,1Gb/s数据传输速率(1位模式,4位模式下达到4Gb/s).
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
基于LVDS的高速数据交换引擎IP核设计 541KB
基于BIM的设计施工跨阶段数据交换标准研究 3.9MB
基于BIM的工程计量与数据交换应用研究 438KB
基于GPRS无线数据交换的挖掘机监控系统设计 502KB
基于XML数据交换的河南省水利电子公文交换系统 660KB
产品数据交换标准STEP在建筑业中的进展 157KB
STEP数据交换技术及其在建筑CAD中的应用 107KB
物理隔离网闸数据交换技术的研究 424KB
徕卡全站仪与计算机的通讯与数据交换 64KB
物理隔离网络环境下基于规则的数据交换方法 902KB