基于FPGA的0-QPSK调制解调器设计
100 积分
50
评分
4.5 积分- 详情
- 2021-09-10
- 简介
pdf
- 482KB
- 页数 未知
- 阅读 80
- 下载 21
利用QuartusII和ModelSim软件，基于EP2C35芯片FPGA开发平台，通过Verilog-HDI。语言，完成了O-QPSK调制解调器的设计。该设计具有结构简单、占用芯片面积少、便于生成IP核等优点。电路与系统的仿真结果表明，所预期的功能均已实现，该方法适合在无线传感器网络及低功耗通信集成电路设计中应用。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
基于FPGA的0-QPSK调制解调器设计 482KB
基于SDR的DPSK调制解调器设计 488KB
dPMR标准调制解调器设计 462KB
GMSK调制解调器设计与FPGA实现 402KB
基于DCR标准调制解调器的设计与仿真 355KB
基于PSTN的手持式低功耗调制解调器设计 228KB
基于现代DSP技术的2CPSK调制解调器设计 476KB
调制解调器自动化测试系统设计 148KB
软件无线电实现调制解调器的设计 176KB
一种基于NIOS的突发调制解调器设计及实现 284KB