低电压高线性5GHz折叠式低噪声放大器电路设计
100 积分
50
评分
4.6 积分- 详情
- 2021-09-22
- 简介
pdf
- 198KB
- 页数 3P
- 阅读 82
- 下载 37
采用0.18um CMOS工艺设计了一种低电压折叠级联式低噪声放大器电路。该电路工作频率为5GHz,通过改进传统的折叠式低噪声放大器结构,以及在栅极合理加上电感,整个电路的性能得到了改善。实验表明,电路能实现增益17.4d B,输入反射系数S11为-15.1 d B,反向隔离S12为-25.3 d B,噪声系数NF为1.2d B,三阶输入交调点IIP3为-3.8d Bm。在0.6V的电源供电情况下,直流功耗为7MW。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
iceberg1***
擅长:
电气 给排水 暖通
- 4.6
服务
- 5
商品
- 228
人气
相关推荐
低电压高线性5GHz折叠式低噪声放大器电路设计 198KB
低噪声放大器设计 93KB
甚低频低噪声放大器噪声系数测量 173KB
双频带低噪声放大器设计 652KB
基于噪声抵消技术的低噪声放大器的设计 72KB
用电阻噪声确定一个低噪声放大器的特性 783KB
用于FM调谐器的新式低噪声放大器设计 329KB
应用于智能水表的低功耗低噪声放大器设计 681KB
基于噪声抵消技术的宽带低噪声放大器设计 125KB
一种用于电视调谐器的宽带CMOS低噪声放大器设计 1.4MB