基于VHDL语言的作息时间控制器设计
100 积分
50
评分
4.4 积分- 详情
- 2021-09-22
- 简介
pdf
- 98KB
- 页数 2P
- 阅读 100
- 下载 36
针对原来简单的EDA技术在实际应用中存在的问题,提出了一种基于VHDL语言的作息时间控制器设计方法,对分频模块、时间调整模块、计数器模块以及显示模块这4个功能模块的设计进行了详细分析。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
基于VHDL语言的作息时间控制器设计 98KB
基于AT89C51的作息时间控制器设计 312KB
基于单片机的作息时间控制器系统设计 (2) 872KB
基于单片机的作息时间控制器系统设计 2.1MB
可编程作息时间控制器设计 837KB
可编程作息时间控制器设计 127KB
可编程作息时间控制器设计(20201012205534) 837KB
基于VHDL语言的实用电梯控制器的设计 532KB
基于CPLD的时间控制器设计 976KB
多用时间控制器的设计 825KB