ASIC集成电路的可测性设计与技术实现
100 积分
50
评分
4.6 积分- 详情
- 2021-04-27
- 简介
pdf
- 807KB
- 页数 4P
- 阅读 85
- 下载 30
ASIC集成电路设计开发中的隐含逻辑瑕疵与电路故障是芯片实现的最大困境,针对不同特性的电路提出了内部逻辑扫描、存储器内建自测试、边界扫描链插入以及ATPG自动测试向量生成的解决方案与技术方法,实现了SOC设计开发中逻辑与成片电路的主动侦测与跟踪寻径,经实践证明这些方法大大提高了复杂SOC研制的成功率。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
ASIC集成电路的可测性设计与技术实现 807KB
集成电路可测性设计中网表的解析与实现 121KB
《集成电路测试与可测性设计》的教学探索 308KB
基于边界扫描技术的集成电路可测性设计 629KB
弹性分组环专用集成电路的可测性设计 330KB
集成电路可制造性设计中器件参数的提取 275KB
大规模集成电路与系统芯片的可测性设计 94KB
基于抗静电设计的集成电路可靠性技术研究 2.8MB
集成电路可制造性工程与设计方法学 255KB
超大规模集成电路的可制造性设计 770KB