数字BPM时钟锁相电路的设计与实现
100 积分
50
评分
4.5 积分- 详情
- 2021-04-27
- 简介
pdf
- 2.9MB
- 页数 6P
- 阅读 82
- 下载 27
为实现数字BPM时钟系统的锁相,设计了一种基于锁相环同步原理的低抖动、低相位噪声的时钟同步系统.根据锁相环电路工作原理,对数字BPM时钟同步系统的硬件及固件程序进行了设计,实现了外部输入时钟信号与系统内部产生的主工作时钟信号的锁相,并且时钟信号输出的频率及相位均可调整以满足后端ADC采样的要求.测试结果表明,设计可以完成对一定频率范围内变化的外部输入时钟信号的锁相,输出时钟信号抖动满足束流实验要求,为数字BPM后续算法研究提供了基础.
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
数字BPM时钟锁相电路的设计与实现 2.9MB
基于数字电路的密码锁设计与实现 1.4MB
锁相环电路在数字电压表噪声抑制中的应用 559KB
由锁相器提供时钟信号的晶闸管触发方案 97KB
锁相放大器的设计 31KB
感应同步器测角电路中的锁相环 574KB
光端机中高稳定度锁相环电路的设计 754KB
基于FPGA的数字时钟管理电路设计应用 1.6MB
基于FPGA的数字时钟管理电路设计应用 1.7MB
基于FPGA的数字时钟管理电路设计应用 1.6MB