基于FPGA自主控制浮点加减乘除控制器设计
100 积分
50
评分
4.6 积分- 详情
- 2021-09-10
- 简介
pdf
- 306KB
- 页数 未知
- 阅读 71
- 下载 28
为实现一种能够自主完成浮点数加/减、乘、除运算功能的浮点数算术运算执行控制器,提出了一种基于采用FPGA的并行操作设计硬连接的浮点算术运算控制电路及其时序控制方法,该控制器能够自动选择运算器,调整内部时序脉冲的时钟周期,自主完成操作数的配置并进行浮点数加/减、乘、法运算的功能,运算结果读到系统数据总线;论述了该控制器的电路构成和基本原理,分析操作数配置与运算器的选择,及内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;通过仿真综合测试可知,该控制器的最高频率可达132.426M,从输入端口到输出端口的延时数据为:最小延时是5.367ns,最大延时是18.347ns,耗用的IO输入输出端口占总资源的31.45%;并能够自动选择运算器,自主完成相应的算术运算。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
基于FPGA自主控制浮点加减乘除控制器设计 306KB
基于FPGA单指令浮点乘法自主控制器设计 303KB
基于ARM的电梯主控制器设计 1.0MB
基于ARM的SD主控制器的设计与实现 44KB
基于STM32的BIOLOID机器人主控制器设计 340KB
基于CK-Core的处理器SDIO接口主控制器设计 964KB
一种基于飞腾处理器的VPX主控制器设计 144KB
一种状态优化的I~2C总线主控制器的FPGA设计 719KB
基于AT91RM9200的SD卡主控制器的设计 616KB
基于Profibus_DP的阀岛主控制器设计 1.7MB