- 详情
- 2021-09-10
- 简介
pdf
- 487KB
- 页数 未知
- 阅读 71
- 下载 33
为了进一步提高可逆时序逻辑电路设计方法的通用性和改善可逆电路性能指标,以可逆主从D触发器为基本单元,通过将时钟信号及垃圾位信号级联再利用,提出了一种可逆串行移位寄存器优化设计方案。在此基础上,通过目标函数构造及变换构建带有移位控制的单元模块,设计了满足串行输入串/并行输出功能的n位可逆双向移位寄存器。设计结果表明,采用方法所设计的可逆移位寄存器具有较优的性能指标,且对于双向移位寄存器综合具有较好的通用性。
对不起,您暂无在线预览权限,如需浏览请
立即登录热门商品
相关推荐
基于可逆触发器的可逆移位寄存器设计方法 487KB
基于扫描D触发器的可逆电路测试综合方法 534KB
可逆PWM变换器工作原理 8KB
基于矩阵编码的量子可逆逻辑电路进化设计方法 1.1MB
不可逆热离子制冷器的性能分析 155KB
单变色不可逆示温涂料 13KB
基于遗传算法的量子可逆逻辑电路综合方法研究 1.2MB
基于纹波电压补偿的单相PWM可逆整流器的研究 273KB
基于纹波电压补偿的单相PWM可逆整流器的研究 884KB
80开关-可逆-三联按钮-远近控--原理详解 7.5MB