流水线处理器中Cache模块的设计
100 积分
50
评分
4.4 积分- 详情
- 2021-04-28
- 简介
pdf
- 1.2MB
- 页数 6P
- 阅读 89
- 下载 32
流水线结构能大幅提高指令执行速度,但是由于主存读取速度过慢,系统性能的提升仍然受到限制。现实现的Cache设计,是流水线与主存间的高速缓冲器,它能有效地解决访存的瓶颈问题,使流水线功能得到充分发挥。文章首先分析流水线的结构特点,确定Cache的结构功能,在此基础上提出一个组相联映射Cache的设计。分析Cache实现读写操作的具体控制过程,并给出LRU(least recently used)替换算法的实现。最后通过介绍猝发取指操作着重讨论了Cache与流水线间的配合机制。
对不起，您暂无在线预览权限，如需浏览请
立即登录热门商品
相关推荐
流水线处理器中Cache模块的设计 1.2MB
基于FPGA的流水线微处理器设计 243KB
“LongtiumC2”微处理器流水线设计 724KB
基于Verilog HDL的微处理器ALU运算流水线设计 87KB
基于FPGA的六级流水线MIPS处理器设计 204KB
L32嵌入式处理器动态流水线的设计与实现 131KB
流水线课程设计 1.0MB
软硬件联合仿真方法进行微处理器流水线管理优化设计 762KB
工厂流水线模拟计数器 2.4MB
钢板预处理流水线_ 2.8MB